|
インテル チック・タック モデル () とは、半導体製造業者のインテルが2006年のCoreマイクロアーキテクチャ以降採用している戦略で、マイクロアーキテクチャにおいて微細化と機能向上を交互に繰り返す開発ロードマップモデル。チクタク。 回路に手を付けず単にプロセスルールを微細化（それにともないダイ上に占める面積を縮小）した世代を「チック」、機能向上を図り新しく設計した世代を「タック」とし、毎年「チック」と「タック」を繰り返す〔 Intel Tick-Tock Model 〕。 ただし、この24ヶ月ペースを維持することが近年のインテルでは困難になり、2016年登場予定のKaby Lakeでは14nmプロセスを採用すると発表、10nmプロセスの登場が2017年以降になることが明らかになり、ついにムーアの法則が崩れることとなった。〔http://gizmodo.com/intels-2016-chip-line-up-will-put-moores-law-on-hold-1718177275 Intel's 2016 Chip Line-Up Will Put Moore's Law on Hold〕 回路に手を付けず単にプロセスルールを微細化（それにともないダイ上に占める面積を縮小）した世代を「チック」、機能向上を図り新しく設計した世代を「タック」とし、毎年「チック」と「タック」を繰り返す〔 Intel Tick-Tock Model 〕。 ただし、この24ヶ月ペースを維持することが近年のインテルでは困難になり、2016年登場予定のKaby Lakeでは14nmプロセスを採用すると発表、10nmプロセスの登場が2017年以降になることが明らかになり、ついにムーアの法則が崩れることとなった。〔http://gizmodo.com/intels-2016-chip-line-up-will-put-moores-law-on-hold-1718177275 Intel's 2016 Chip Line-Up Will Put Moore's Law on Hold〕 == ロードマップ == インテルは2020年頃に到達する5nmがCMOS型LSIの限界であると予想している〔New nano logic devices for the 2020 time frames 〕。 抄文引用元・出典: フリー百科事典『 ウィキペディア（Wikipedia）』 ■ウィキペディアで「インテル チック・タック」の詳細全文を読む 英語版ウィキペディアに対照対訳語「 Intel Tick-Tock 」があります。 スポンサード リンク
|